主要职责
一、验证环境开发与维护
（一）UVM验证环境搭建
1. 在资深工程师指导下，参与基于SystemVerilog/UVM的模块级验证环境搭建，包括测试平台（Testbench）、总线功能模型（BFM）、参考模型（Reference Model）、记分板（Scoreboard）等组件的开发与维护。
2. 负责验证环境中各组件的调试与优化，确保验证环境的正确性和稳定性。
（二）测试用例开发
1. 基于验证计划（Verification Plan），开发定向测试用例（Directed Test Cases）和随机约束测试用例（Random Test Cases）。
2. 编写测试用例文档，确保测试场景对设计功能规格的完整覆盖。
（三）覆盖率收集与分析
1. 参与代码覆盖率（Code Coverage）和功能覆盖率（Functional Coverage）的收集与分析工作。
2. 协助定义功能覆盖率模型（Covergroup），驱动验证收敛。
二、仿真调试与问题定位
1. 执行模块级和子系统级仿真，分析仿真波形和日志，定位并协助设计团队解决验证中发现的设计缺陷。
2. 开发系统级断言（Assertion）和属性检查（Property Check），提升问题捕获效率。
3. 参与回归测试的执行与结果分析，确保代码变更不引入新问题。
三、跨团队协同
1. 与设计工程师紧密配合，深度理解设计规格与微架构，确保验证工作的准确性和完整性。
2. 参与验证计划Review、测试用例评审及设计规格评审，提升验证质量。
3. 与架构、软件团队协同，参与系统级验证场景的定义与验证。
任职要求
一、基本要求
1. 电子工程、微电子、计算机科学及相关专业硕士或本科学历。
2. 1~3年 数字IC验证工作经验，具备至少一次SoC芯片成功流片或Tape-out参与经验。
二、核心技能（必备）
1. 验证语言： 熟悉SystemVerilog验证语言，具备基本的面向对象编程（OOP）概念。
2. 验证方法学： 了解UVM验证方法学的基本框架和核心概念（如uvm_component、uvm_sequence、uvm_environment等）。
3. 仿真调试： 熟练使用主流EDA仿真工具（如VCS、Xcelium、Questa等），具备仿真调试和波形分析能力。
4. 脚本能力： 具备Tcl/Perl/Python等脚本语言基础，能够编写简单的自动化脚本。
5. SoC系统理解： 理解SoC系统架构，熟悉AMBA总线协议（AXI/AHB/APB）的基本概念。
6. 版本管理： 熟悉Git/SVN等版本管理工具及团队协作流程。
三、专业技能（加分项）
1. UVM深入： 有实际的UVM验证环境开发经验，熟悉UVM寄存器模型（RAL）者优先。
2. 覆盖率： 有代码覆盖率和功能覆盖率收集与分析经验者优先。
3. 低功耗验证： 了解UPF低功耗仿真流程者优先。
4. 形式验证： 了解形式验证（Formal Verification）基本概念者优先。
5. AI/GPU芯片： 对AI加速芯片或GPU架构有兴趣者优先。
四、软技能
1. 良好的逻辑思维与问题分析能力，善于从仿真波形中追踪和定位问题。
2. 良好的沟通能力和团队协作精神，能够积极主动地与设计团队沟通。
3. 高度的责任心和自我驱动力，对验证质量有追求。
4. 具备良好的英文阅读和技术文档撰写能力。
应聘方式
有意申请者请将个人简历发送至邮箱cx_hire@sisi.edu.cn。简历及邮件主题请以“应聘岗位名称+姓名”方式命名。